英特尔14A工艺计划进入大规模量产阶段，英伟达或将同期采用英特尔Foveros技术。
韩国GF证券的一份报告称，AI芯片巨头英伟达或将再次考虑采用英特尔Foveros芯片技术，用于部分后端制程。早在今年1月就有相关传闻，当时媒体报道称，英伟达或将采用英特尔下一代芯片制造工艺技术。英伟达使用英特尔Foveros技术，还有望缓解台积电在封装技术上的部分压力。
先进AI GPU的生产一般分为两大环节：前端与后端。前端直接决定芯片的计算性能；后端指主芯片制造完成之后的各类工序，包括把晶圆切割得到的裸片封装为成品，最终交付数据中心使用。
在这一领域，英特尔作为代工厂，虽然在先进前端芯片制造技术方面仍在追赶台积电，但它已经把自身定位为后端技术供应商。英特尔目前的后端（封装）技术包含EMIB与EMIB-T，已有多方消息表明谷歌有意将这项技术用于TPU AI芯片。
英特尔EMIB-T技术原理示意图，展示集成TSV通孔，实现垂直供电与信号直连。
韩国GF证券分析师Jeff Pu的最新报告称，英伟达也可能在其AI产品中采用英特尔的这项封装服务。这份报告承接1月的旧闻。此前报道提到，英伟达或将在Feynman GPU产品上采用英特尔18A或14A制造工艺节点。报道当时指出，GPU主裸片仍将使用台积电先进工艺，但非核心IP部分可能引入英特尔方案。
Pu本次发布的报告并未披露太多细节，在一定程度上印证了1月的传闻。Pu表示，英特尔14A工艺计划进入大规模量产阶段，英伟达或将同期采用英特尔Foveros技术。
对于英特尔来说，这种模式将帮助其培养与客户的长期默契度，客户也能避免更换现有供应商而引发的技术磨合难题。而对于台积电来说，通过将部分后端流程分摊给英特尔，可以将资源集中在前端制造工艺的改进和提升。
英特尔封装技术后端封装，是把前端制程制造完成的裸片通过布线连接到基板或中介层，再组装为单个封装体的工艺。AI加速器需要GPU裸片与内存紧密放置，并以高带宽互连。台积电CoWoS-S方案依靠一块最大3.3个光罩面积（约2700平方毫米）的硅中介层实现该互连。
而英特尔EMIB利用嵌入基板内的小型硅桥，仅连接相邻裸片的边缘。它和CoWoS-S的区别在于，EMIB不使用整块中介层。相比EMIB-T，英特尔Foveros实现重大升级，属于真正的3D堆叠技术。即便都冠以Foveros名称，英特尔资料将其分为两大系列：Foveros 2.5D（包含Foveros-S、Foveros-R），将多颗裸片并排放置在无源基底裸片上，由基底负责布线；Foveros Direct 3D，借助铜 - 铜混合键合，把有源裸片垂直堆叠在有源基底裸片之上。选用哪一种方案，会改变整体设计前提。
在英特尔文档中，Foveros 2.5D也被描述为将裸片搭载在基底上的堆叠技术，但该基底仅承担布线功能；只有Foveros Direct 3D实现有源裸片的垂直键合。Foveros-S 2.5D、Foveros-R 2.5D的多颗裸片是并排排布。
不同方案的标注应用场景也有区别：Foveros-S面向客户端产品；Foveros-R面向客户端及成本敏感领域；Foveros Direct 3D技术简报提到可用于AI加速器与高性能计算，但仅能在英特尔代工厂工艺节点上实现。
英特尔14A工艺大规模扩产在2028年，但封装业务营收起量更早，定于2027下半年。不过该预期是以EMIB-T为核心的规划，并非Foveros的营收方案，也没有披露具体客户名称。英特尔位于新墨西哥州里奥兰乔的工厂（Fab 9），已可制造尺寸最高达到行业标准光罩8倍的封装，目标2028年实现12倍以上。该工厂拥有2700名员工、500家供应商，Foveros组装业务也在此开展。
*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。
